-
1 Verilog
язык Verilogязык описания аппаратуры, разработанный Филом Морби (Phil Morby) в 1984 г. в компании Cadence Design Systems. Базируется на языке Си и частично на Паскале; позволяет описывать электронное устройство как на уровне компонент, плат, так и на уровне системы. В 1990 г. компания сделала его общедоступным (см. public domain), а в 1995 г. язык Verilog 1.0 был стандартизован (IEEE 1364-1995) и стал также называться Verilog-1995. В следующей версии, Verilog 2.0, стал стандартом IEEE 1364-2001, поэтому его часто называют Verilog-2001. Версия Verilog-A/MS предназначена для работы с аналоговыми или смешанными сигналами. Расширением стандартного Verilog-2001 стал язык SystemVerilog, или SystemVerilog 3.xАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > Verilog
-
2 Verilog
язык Verilog
Язык описания аппаратуры, разработанный Филом Морби (Phil Morby) в конце 1980-х годов. Позволяет описывать электронное устройство как на уровне компонент, плат, так и на уровне системы. После того, как компания Cadence сделала его общедоступным, Verilog стал стандартом IEEE (HDL, public domain, VHDL).
[ http://www.morepc.ru/dict/]Тематики
EN
Англо-русский словарь нормативно-технической терминологии > Verilog
-
3 logic synthesis
Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > logic synthesis
-
4 silicon compiler
компилятор в САПР электронных схем. Исходный текст для таких компиляторов похож на текст программы на обычном языке программирования, однако переменные в ней представляют логические сигналы или группы сигналов в микросхеме. Выходом такого компилятора являются топология микросхемы, реализующей заданную в исходной программе логику, и другая документация, необходимая для производства данной микросхемыАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > silicon compiler
-
5 VHDL
(Very high speed integrated circuit (VHSIC) Hardware Description Language) язык VHDLЯВУ, разработан в 1980-е годы по заказу МО США (стандарт IEEE 1076, 1987 г.) в рамках проекта VHSIC по созданию высокоскоростной элементной базы. Имеет Ada-подобный синтаксис, позволяет описывать одновременные события, структуру системы, производить декомпозицию системы на подсистемы, моделировать работу системы и многое другое. Получил широкое распространение в САПР электронных схем, став стандартом де-факто. Имеет ряд расширений для работы с аналоговыми (VHDL-A) и смешанными (VHDL-AMS) сигналамиАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > VHDL
-
6 hardware description language
= HDLязык описания аппаратных средств (аппаратуры), язык HDLкласс языков программирования высокого уровня (ЯВУ) (например, языки VHDL и Verilog), используемых для описания функций электронных схем, их документирования, моделирования и синтеза логических схем (integrated circuit). Часто различают языки HDL для проектирования аналоговых (HDL-A) и цифровых (HDL-D) схемАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > hardware description language
-
7 hardware language
язык проектирования аппаратуры, язык САПР-электроникиSyn:Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > hardware language
-
8 register-transfer level
= RTL IIуровень регистровых передач, схема (модель) уровня RTLв САПР электроники - один из широко используемых уровней описания аппаратных средств на языках VHDL и Verilog и логического представления при моделировании проектируемых логических ИС и машин; абстрагированный взгляд на проектируемую микросхему, например процессор, при котором все операции описываются как пересылки по шинам многобитовых значений между регистрами (register)см. тж. transistor-level designАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > register-transfer level
-
9 replicate operator
в Verilog - оператор, задающий повторение присваивания литерала при объявлении массиваАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > replicate operator
-
10 SDF
I
(Standard Delay Format) формат SDFстандарт IEEE 1497; определяет формат текстового файла для записи информации о задержках и тайминга (timing) при проектировании приборов цифровой электроники (digital electronic)
II
1) Standard Data Format - стандартный формат данныхАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > SDF
См. также в других словарях:
Verilog — Класс языка: Язык описания аппаратуры Появился в: 1983 1984 Автор(ы): Phil Moorby, Prabhu Goel Расширение файлов: .v Verilog, Verilog HDL (англ. Verilog Hardwar … Википедия
Verilog — es un lenguaje de descripción de hardware (HDL, del Inglés Hardware Description Language) usado para modelar sistemas electrónicos. El lenguaje, algunas veces llamado Verilog HDL, soporta el diseño, prueba e implementación de circuitos analógicos … Wikipedia Español
Verilog — HDL ist neben VHDL die weltweit meistgenutzte Hardwarebeschreibungssprache. Inhaltsverzeichnis 1 Geschichte 2 Funktionsweise 3 Literatur 4 Siehe auch … Deutsch Wikipedia
Verilog-A — is an industry standard modeling language for analog circuits. It is the continuous time subset of Verilog AMS.Verilog A was created out of a need to standardize the Spectre behavioral language in face of competition from VHDL (an IEEE standard) … Wikipedia
Verilog — In the semiconductor and electronic design industry, Verilog is a hardware description language (HDL) used to model electronic systems. Verilog HDL , not to be confused with VHDL, is most commonly used in the design, verification, and… … Wikipedia
Verilog — Le Verilog HDL est un langage de description matériel de circuits logiques en électronique (le sigle anglais HDL Hardware Description Language signifie Langage de Description du Matériel), utilisé pour la conception d ASICs (application specific… … Wikipédia en Français
Verilog-AMS — is a derivative of the hardware description language (HDL) Verilog (IEEE 1364 1995 Verilog HDL). It includes analog and mixed signal extensions (AMS) in order to define the behavior of analog and mixed signal systems.The Verilog AMS standard was… … Wikipedia
Verilog-AMS — est un dérivé du langage de description matériel Verilog. Il comprend des extensions analogiques et des signaux mixtes (en anglais analog and mixed signal, AMS) afin de définir le comportement des systèmes à signaux analogiques et mixtes. La… … Wikipédia en Français
Verilog-AMS — Стиль этой статьи неэнциклопедичен или нарушает нормы русского языка. Статью следует исправить согласно стилистическим правилам Википедии. Verilog AMS или Verilog Analog Mixed Signal Simulation (Verilog Аналогово Смешанное Моделирование… … Википедия
Verilog Procedural Interface — The Verilog Procedural Interface (VPI) is an interface primarily intended for the C programming language. It allows behavioral Verilog code to invoke C functions, and C functions to invoke standard Verilog system tasks. The IEEE 1364 2005… … Wikipedia
List of Verilog simulators — Verilog simulators are software packages that emulate the Verilog hardware description language. Verilog simulation software has come a long way since its early origin as a single proprietary product offered by one company. Today, Verilog… … Wikipedia