-
1 superscalar architecture
архитектура процессора с несколькими конвейерами, предусматривающая возможность одновременного выполнения более одной обычной машинной (скалярной) команды, т. е. эти команды запускаются в процессоре на выполнение одновременно и выполняются независимо друг от друга на разных конвейерах. При этом часть полученных результатов может не использоваться в общем вычислении и отбрасываться (обычно из-за ветвлений программы). Применяется как в RISC-, так и в CISC-процессорах. Термин впервые появился в 1987 г.Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > superscalar architecture
-
2 superscalar architecture
суперскалярная архитектура (имеющая несколько конвейеров и предусматривающая возможность выполнения более одной скалярной команды за такт)Большой англо-русский и русско-английский словарь > superscalar architecture
-
3 superscalar architecture
Сетевые технологии: суперскалярная архитектураУниверсальный англо-русский словарь > superscalar architecture
-
4 superscalar architecture
суперскалярная архитектура (имеющая несколько конвейеров и предусматривающая возможность выполнения более одной скалярной команды за такт)English-Russian dictionary of computer science and programming > superscalar architecture
-
5 superscalar architecture
суперскалярная архитектураEnglish-Russian dictionary of technical terms > superscalar architecture
-
6 superscalar architecture
English-Russian information technology > superscalar architecture
-
7 superscalar
= super-scaling; = SSSuperscalar can mean different things depending on the context in which it is used. — Термин "суперскалярность" может иметь различный смысл, в зависимости от контекста см. тж. superscalar architecture
2) суперскалярный, многоконвейерныйАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > superscalar
-
8 superscalar processor
процессор с суперскалярной архитектурой. Может исполнять несколько скалярных команд одновременно.Syn:Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > superscalar processor
-
9 architecture
1) архитектура, структура2) структура ( конфигурация)•- architecture of degree d
- bit-map architecture
- bit-serial architecture
- capability architecture
- cell-block architecture
- cellurar architecture
- channel array architecture
- chip architecture
- coarse-grained architecture
- collapsed architecture
- completely pipelined architecture
- compose-time architecture
- computer architecture
- data flow architecture
- design-time architecture
- distributed architecture
- distributed function architecture
- divided word-line architecture
- domain-specific architecture
- duplex architecture
- dynamic architecture
- easy-to-test architecture
- evolutionary architecture
- expandable architecture
- fine-grained architecture
- flat-address architecture
- foundation architecture
- Harvard architecture
- high-level architecture
- highly parallel architecture
- instruction set architecture
- loosely coupled architecture
- massively parallel architecture
- microprogrammable architecture
- modular architecture
- multibus architecture
- multimicroprocessor architecture
- multiplexed isolation architecture
- multithread architecture
- multiuser architecture
- N-bit architecture
- network architecture
- office-document architecture
- onion skin architecture
- open architecture
- open systems architecture
- parallel architecture
- peer-to-peer architecture
- peripheral oriented architecture
- pipelined architecture
- real architecture
- reduction architecture
- register-oriented architecture
- run-time architecture
- scalable architecture
- sea-of-gate architecture
- server-based architecture
- single-address architecture
- slice architecture
- software architecture
- spatially organized architecture
- stack architecture
- superscalar architecture
- tagged-token architecture
- tag-token architecture
- tagged-data architecture
- tailored architecture
- tightly coupled architecture
- tissue architecture
- token-ring architecture
- tree-structured architecture
- two-address architecture
- unified architecture
- unified-bus architecture
- vertical architecture
- virtual architectureEnglish-Russian dictionary of computer science and programming > architecture
-
10 superscalar execution
Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > superscalar execution
-
11 superscalar width
число конвейеров в процессоре суперскалярной архитектуры (см. superscalar architecture)Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > superscalar width
-
12 system architecture
представление системы как совокупности её функциональных компонентов, их организации и взаимосвязей (шин, сигналов, протоколов, интерфейсов и т. д.)Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > system architecture
-
13 scalar architecture
архитектура микропроцессора на основе всего одного конвейера - в отличие от суперскалярной, многоконвейернойАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > scalar architecture
-
14 суперскалярная архитектура
Большой англо-русский и русско-английский словарь > суперскалярная архитектура
-
15 pipeline
1) (см. тж. instruction pipeline, processor pipeline) - конвейер"сборочная линия" - цепочка параллельно работающих исполнительных устройств центрального процессора, на которой обработка команд разбивается на ряд небольших шагов, стадий или ступеней, выполняемых за один такт. Конвейер организован таким образом, что выходные данные одного устройства поступают на вход другого. Число стадий называется длиной конвейера. Использование конвейера позволяет начать исполнение следующей машинной команды в одном блоке до завершения предыдущей, т. е. с перекрытием по времени (различные стадии нескольких команд выполняются ЦП параллельно). Какова длина конвейера, столько команд одновременно он и может обрабатывать - и в идеале конвейеризация обеспечивает выигрыш в производительности (по сравнению с неконвейерными ЦП, non-pipelined processor), соответствующий числу ступеней конвейера. В современных процессорах конвейеры имеют длину до 20 стадий (Pentium 4). Однако параллельная обработка команд возможна не всегда, так как в программе часто встречаются команды условных переходов и ситуации, когда для исполнения команды требуется результат предшествующей команды. В таких случаях, чтобы предотвратить перезагрузку конвейера (см. pipeline break), применяются более сложные процессы: упреждающая обработка (предсказание переходов, branch prediction) или изменение порядка исполнения команд (out-of-order execution).The pipeline must be flushed before the CPU can respond to an interrupt. — Конвейер должен быть очищен перед тем как ЦП сможет реагировать на прерывание см. тж. balanced pipeline, branch delay slot, control-flow pipeline, execute phase, graphics pipeline, instruction pipeline, load delay slot, machine language, multipipeline processor, pipeline bubble, pipelined application, pipelined architecture, pipeline depth, pipeline diagram, pipeline error, pipeline processing, pipeline processor, pipeline scheduling, pipeline stall, stage, superpipelined, superscalar architecture, unbalanced pipeline
2) конвейеризировать, применять конвейерVector processors pipeline and parallelize the operations on the individual elements of a vector. — Векторные процессоры производят распараллеливание и конвейеризацию операций над индивидуальными элементами вектора см. тж. pipelining
3) конвейерныйАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > pipeline
-
16 pipeline processor
= pipelined processor; = pipelined CPUконвейерный процессор, процессор с конвейерной обработкой данных, процессор с конвейерной архитектуройАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > pipeline processor
-
17 RISC
1) Reduced Instruction Set Computing (technology) - вычисления с сокращённым набором команд, RISC-архитектураархитектура процессоров, построенная на основе сокращённого набора команд (их обычно в три раза меньше, чем у аналогичных по разрядности обычных CISC-процессоров). Характеризуется наличием команд фиксированной длины (обычно в одно машинное слово), исполняемых за один машинный такт, большого количества регистров (поскольку все операнды команд должны находиться в регистрах), операций типа регистр-регистр (все, кроме команд чтения и записи в память), а также отсутствием косвенной адресации. Работа с памятью сводится только к загрузке и сохранению регистров, поэтому другое название RISC - load-store architecture. Концепцию RISC разработал Джон Кок ( John Cocke) из IBM Research, название придумал профессор университета в Беркли Дэвид Паттерсон (David Patterson), однако ещё до того как была разработана эта концепция похожие принципы были реализованы в машине Cray-2. Одним из недостатков RISC-архитектуры считается фиксированная длина команд, требующая для хранения программы большего объёма памяти. С другой стороны, эта архитектура сильно упрощает конвейеризацию, на 20-30% сокращает объём логики дешифрации команд и позволяет увеличить тактовую частоту ЦП. Наиболее распространённые RISC-архитектуры: MIPS, PowerPC, HP PA-RISC и ARM.Some of the advantages of RISC include instructions that are easier and faster to execute. — Одно из преимуществ RISC-архитектуры - более простые и быстрее исполняемые машинные команды см. тж. branch prediction, CISC, command set, EPIC, machine cycle, machine word, superscalar architecture, VLIW
2) Reduced Instruction Set Computer - компьютер с сокращённым набором командАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > RISC
-
18 branch prediction
ветвление с прогнозированием, предсказание переходов, предсказание (прогнозирование) ветвленийметод повышения производительности, используемый в процессорах с суперскалярной архитектурой (например, Pentium), заключающийся в опережающей выборке (instruction prefetch) и исполнении процессором команд программы по результатам предсказания адресов переходов, содержащихся в выбранном в текущий момент фрагменте кода. Механизм статистического предсказания переходов обычно включает в себя таблицу с адресами уже происшедших ветвлений и обеспечивает точность предсказания до 90-95%. В случае неверного предсказания результат опережающего вычисления, хранящийся в отдельном буфере, аннулируется и происходит выборка нужной ветви программыАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > branch prediction
-
19 CPU
(Central Processing Unit) центральный процессор, ЦП, ЦПУчасть компьютера, непосредственно выбирающая из памяти, декодирующая и выполняющая машинные команды, из которых состоят программы, а также координирующая работу остальных его частей. Типичный ЦП содержит регистровый файл (register file), устройство управления (control unit), устройство управления памятью (MMU), арифметико-логическое устройство (ALU), блок арифметики с плавающей запятой (FPU) и другие блоки.Syn:Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > CPU
-
20 data dependency
= data dependenceа) отношение между операторами программы, когда один из них должен предшествовать другому, чтобы подготовить необходимые тому данныеб) фактор, не позволяющий [автоматически] распараллеливать исполнение программы, и порождающий ситуации, когда суперскалярный многоконвейерный ЦП вынужден ожидать завершения исполнения одной команды (instruction), результат которой служит операндом следующей. Это снижает производительность конвейерасм. тж. dependency checking logicв) в параллельном программировании зависимость по данным существует и на уровне задач, когда задаче для её исполнения требуются данные, находящиеся в другой задачесм. тж. antidependence, compiler optimization, control dependence, CPU, loop optimization, output dependence, pipeline stall, superscalar architecture, true dependenceограничение на элемент данных, например, недопустимость отрицательных значенийАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > data dependency
- 1
- 2
См. также в других словарях:
superscalar architecture — design of a processor in a manner that allows it to perform more than one operation each cycle … English contemporary dictionary
Superscalar — A superscalar CPU architecture implements a form of parallelism called Instruction level parallelism within a single processor. It thereby allows faster CPU throughput than would otherwise be possible at the same clock rate. A superscalar… … Wikipedia
superscalar — A microprocessor architecture that contains more than one execution unit, or pipeline, allowing the processor to execute more than one instruction per clock cycle. For example, the Pentium processor is superscalar, with two side by side… … Dictionary of networking
Multithreading (computer architecture) — This article describes hardware supports for multithreads. For thread in software, see Thread (computer science). Multithreading computers have hardware support to efficiently execute multiple threads. These are distinguished from multiprocessing … Wikipedia
MIPS architecture — MIPS (originally an acronym for Microprocessor without Interlocked Pipeline Stages) is a RISC microprocessor architecture developed by MIPS Technologies. As of|1999|alt=By the late 1990s it was estimated that one in three RISC chips produced were … Wikipedia
Computer architecture — In computer science and engineering, computer architecture is the practical art of selecting and interconnecting hardware components to create computers that meet functional, performance and cost goals and the formal modelling of those systems.… … Wikipedia
Von Neumann architecture — The term Von Neumann architecture, aka the Von Neumann model, derives from a computer architecture proposal by the mathematician and early computer scientist John von Neumann and others, dated June 30, 1945, entitled First Draft of a Report on… … Wikipedia
Clipper architecture — Not to be confused with Clipper chip. Intergraph Clipper C4 (C400) CPU The Clipper architecture is a 32 bit RISC like instruction set architecture designed by Fairchild Semiconductor. The architecture never enjoyed much market success, and the… … Wikipedia
Hazard (computer architecture) — Hazards are problems with the instruction pipeline in central processing unit (CPU) microarchitectures that potentially result in incorrect computation. There are typically three types of hazards: data hazards structural hazards control hazards… … Wikipedia
TRIPS architecture — TRIPS is a new microprocessor architecture being designed by a team at the University of Texas at Austin in conjunction with IBM. TRIPS uses a new instruction set architecture that is designed to be easily broken down into large groups of… … Wikipedia
SuperH — The SuperH (or SH) is brandname of a certain microcontroller and microprocessor architecture. The SuperH is fundamentally a 32 bit load/store RISC architecture found in a large number of embedded systems. HistoryThe SuperH processor core family… … Wikipedia
