-
21 ILP
1) Instruction Level Parallelism - параллелизм на уровне [машинных] командспособность процессора исполнять несколько независимых машинных команд одновременно в рамках одного программного потока (треда). Обеспечивается суперскалярной архитектурой и VLIW.Instruction level parallelism is limited by the inherent lack of parallelism in the applications. — Параллелизм на уровне команд ограничивается недостаточностью параллелизма, присущей приложениям см. тж. Hyper-Threading, parallelism, SMT, superscalar architecture, TLP
2) Integer Linear Programming - целочисленное линейное программированиеАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > ILP
-
22 instruction queue
= IQбуфер процессора, в который команда попадает после операции выборки и откуда она направляется на соответствующее исполнительное устройствоАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > instruction queue
-
23 scalar processor
1) процессор, предназначенный для обработки скалярных величинAnt:2) процессор, имеющий одно АЛУ и обрабатывающий одновременно (за один машинный цикл) только одну команду и только один элемент данных.Today, most embedded processors are scalar designs, and even high end processors usually only issue two or occasionally four instructions in parallel. — Сегодня большинство встроенных процессоров имеют скалярную архитектуру, и лишь самые высокопроизводительные процессоры этой категории обрабатывают обычно две или, в редких случаях, четыре команды параллельно см. тж. superscalar architecture, scalar unit, vector processor
Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > scalar processor
-
24 VLIW
(Very Long Instruction Word) архитектура [процессора] с командными словами очень большой длины (со сверхдлинным командным словом), архитектура VLIWв такой команде объединено несколько обычных команд (более короткой длины), которые для повышения быстродействия выполняются одновременно (параллельно) разными функциональными блоками процессора. Рост производительности достигается за счёт того, что процессору не нужно тратить время на организацию параллелизма на уровне команд (см. ILP). Группирование параллельно исполняемых операций выполняется компилятором. Таким образом, характеристики компьютера будут сильно зависеть от качества компилятора, а ручная оптимизация программы очень сложна. VLIW-архитектуру предложил в 1979 г. сотрудник Йельского университета Дж. Фишерсм. тж. branch prediction, CISC, EPIC, EVLIW, instruction length, RISC, superscalar architecture, VLIW machineАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > VLIW
-
25 multipipeline processor
ЦП, у которого параллельно работают несколько конвейеров; такая многоконвейерность часто реализуется в векторных процессорахАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > multipipeline processor
-
26 pre-decode stage
этап (стадия) подготовки к декодированию [команды]в микропроцессорах с суперскалярной архитектурой - подготовительный этап с целью определить, какие ресурсы, например регистры, потребуются для обработки (выполнения) конкретной команды. Благодаря этому ускоряется продвижение команд по конвейеруАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > pre-decode stage
- 1
- 2
См. также в других словарях:
superscalar architecture — design of a processor in a manner that allows it to perform more than one operation each cycle … English contemporary dictionary
Superscalar — A superscalar CPU architecture implements a form of parallelism called Instruction level parallelism within a single processor. It thereby allows faster CPU throughput than would otherwise be possible at the same clock rate. A superscalar… … Wikipedia
superscalar — A microprocessor architecture that contains more than one execution unit, or pipeline, allowing the processor to execute more than one instruction per clock cycle. For example, the Pentium processor is superscalar, with two side by side… … Dictionary of networking
Multithreading (computer architecture) — This article describes hardware supports for multithreads. For thread in software, see Thread (computer science). Multithreading computers have hardware support to efficiently execute multiple threads. These are distinguished from multiprocessing … Wikipedia
MIPS architecture — MIPS (originally an acronym for Microprocessor without Interlocked Pipeline Stages) is a RISC microprocessor architecture developed by MIPS Technologies. As of|1999|alt=By the late 1990s it was estimated that one in three RISC chips produced were … Wikipedia
Computer architecture — In computer science and engineering, computer architecture is the practical art of selecting and interconnecting hardware components to create computers that meet functional, performance and cost goals and the formal modelling of those systems.… … Wikipedia
Von Neumann architecture — The term Von Neumann architecture, aka the Von Neumann model, derives from a computer architecture proposal by the mathematician and early computer scientist John von Neumann and others, dated June 30, 1945, entitled First Draft of a Report on… … Wikipedia
Clipper architecture — Not to be confused with Clipper chip. Intergraph Clipper C4 (C400) CPU The Clipper architecture is a 32 bit RISC like instruction set architecture designed by Fairchild Semiconductor. The architecture never enjoyed much market success, and the… … Wikipedia
Hazard (computer architecture) — Hazards are problems with the instruction pipeline in central processing unit (CPU) microarchitectures that potentially result in incorrect computation. There are typically three types of hazards: data hazards structural hazards control hazards… … Wikipedia
TRIPS architecture — TRIPS is a new microprocessor architecture being designed by a team at the University of Texas at Austin in conjunction with IBM. TRIPS uses a new instruction set architecture that is designed to be easily broken down into large groups of… … Wikipedia
SuperH — The SuperH (or SH) is brandname of a certain microcontroller and microprocessor architecture. The SuperH is fundamentally a 32 bit load/store RISC architecture found in a large number of embedded systems. HistoryThe SuperH processor core family… … Wikipedia